Placa de desarrollo Alchitry Au+ FPGA (Xilinx Artix 7)

La placa de desarrollo FPGA Alchitry Au+ (Xilinx Artix 7) es una placa de primer nivel para el desarrollo de FPGA. Está equipado con un chip FPGA robusto y escalable (Xilinx XC7A100T), lo que permite circuitos de aplicaciones más complejos. Con sus bloques lógicos configurables (LAB/CLB), elementos lógicos y bits de RAM totales que casi triplican los de la Au estándar, es una de las placas más potentes de su tipo.

Los FPGA, o conjuntos de puertas programables en campo, elevan la programación con electrónica al siguiente nivel. Au+ es una placa FPGA asequible pero potente que permite que los proyectos se expandan más allá de los puntos de partida típicos. Como producto Sparkfun , también incluye un conector Qwiic para facilitar la conexión.²Integración C.

El Au+ cuenta con una FPGA Xilinx Artix 7 XC7A100T con más de 100.000 celdas lógicas y 256 MB de RAM DDR3. Proporciona 102 pines IO de nivel lógico de 3,3 V, 20 de los cuales se pueden cambiar a 1,8 V, nueve entradas analógicas diferenciales, ocho LED de uso general y un reloj integrado de 100 MHz que puede ser manipulado por la FPGA. También incluye un conector USB -C para configuración y alimentación, y una interfaz USB a serie para transferencia de datos. Todos los tableros de Alchitry son compatibles con Lucid, una biblioteca integrada de componentes útiles, y vienen con un depurador.

El Au+ también admite placas de expansión apilables conocidas como "Elements". Al igual que los escudos o HAT, estos elementos permiten que Au+ amplíe sus capacidades de hardware agregando espacios de creación de prototipos, botones, LED y más.

El sistema Sparkfun Qwiic Connect es un ecosistema de I²Sensores, actuadores, blindajes y cables C que hacen que la creación de prototipos sea más rápida y menos propensa a errores. Todas las placas habilitadas para Qwiic utilizan un conector JST común de 4 pines y paso de 1 mm. Esto reduce la cantidad de espacio requerido en la PCB y las conexiones polarizadas garantizan una conexión correcta.

Las características del Au+ incluyen: un robusto CI FPGA Xilinx Artix-7 con arquitectura escalable más de 3x para circuitos de aplicaciones complejas, 7925 LAB/CLB, 101440 elementos/celdas lógicas y 4,976,640 bits de RAM en total. Otras características incluyen 256 MB de RAM DDR3, 102 pines IO, nueve entradas analógicas diferenciales, un conector USB -C para configuración y alimentación, ocho LED de uso general, un reloj integrado de 100 MHz y un conector Qwiic. El tablero tiene unas dimensiones de 65 mm x 45 mm.